Análise da confiabilidade de circuitos combinacionais ao proteger as portas críticas do circuito

Abstract

A evolução da tecnologia CMOS melhorou a produtividade e o desempenho na indústria de semicondutores, produzindo circuitos mais rápidos e com menor consumo de energia. Essa conquista foi possível, devido à redução nas dimensões dos transistores, permitindo a integração de bilhões desses dispositivos em um circuito integrado. No entanto, a alta densidade dos transistores associada à baixa tensão de alimentação, resulta em sistemas com maior sensibilidade a falhas de radiação. Partículas alfa e nêutrons, presentes no ambiente, são as principais causas de falhas de radiação em circuitos nanométricos. Essa ocorrência de falhas tem um impacto negativo na confiabilidade do circuito. Portanto, a confiabilidade não pode ser negligenciada em circuitos nanométricos, e técnicas para análise e melhoria da confiabilidade do circuito são obrigatórias. As técnicas de análise normalmente, calculam somente a confiabilidade média do circuito e desconsideram uma análise do seu limite inferior, devido à complexidade temporal associada com a análise. Entretanto, a diferença entre ambas pode ser ordens de magnitude, e caso os valores estejam abaixo de limites aceitáveis, a confiabilidade deve ser melhorada. A melhoria da confiabilidade é alcançada com o uso de redundância. Todavia, esta não deve gerar custos excessivos em outros parâmetros de projeto como área e potência. Uma forma de atender esses requisitos, é identificando as partes mais sensíveis de um circuito e aplicando redundância somente nestas partes. Neste contexto, pretende-se analisar a confiabilidade dos circuitos, ao proteger as partes mais sensíveis do circuito. Além disso, para obtenção do limite inferior de confiabilidade, foi desenvolvido um algoritmo baseado em heurística. Os resultados do trabalho mostraram que é possível melhorar a confiabilidade média do circuito, com pouco esforço de computação. Entretanto, esta estratégia, não é a mais adequada, para melhorar o limite inferior de confiabilidade, que pode estar muito abaixo da média. Uma solução que avalia as saídas individualmente, apresentou resultados superiores a 200% para melhoria da confiabilidade crítica, quando comparado com a estratégia baseada na confiabilidade média.

The technology scaling of CMOS devices has improved productivity and performance in the semiconductor industry, producing circuits faster with lower power consumption. This achievement was possible due to the reduction in transistor dimensions, allowing the integration of billions of these devices in one integrated circuit. However, the high density of transistors associated with the low supply voltage result in systems with higher sensitivity to radiation faults. Alpha particles and neutrons, present in the environment, are the main causes of radiation faults in nanometer circuits. These faults occurrence have a negative impact on circuit reliability. Therefore, reliability cannot be neglected in nanometer circuits. Techniques and analysis to improve circuit reliability are mandatory. The analysis techniques usually only calculate the average reliability of the circuit and disregard an analysis of its lower limit, due to the temporal complexity associated with the analysis. The difference between the two can be orders of magnitude, and if the values are below acceptable limits, reliability must be improved. Reliability improvement is achieved with the use of redundancy. However, this should not generate excessive costs in other design parameters such as area and power. One way to meet these requirements is to identify the most sensitive parts of a circuit and apply redundancy only to those parts. In this context, it is intended to analyze the reliability of the circuits, by protecting the most sensitive parts of the circuit. In addition, to obtain the lower limit of reliability, an algorithm based on heuristics was developed. The results of the work showed that it is possible to improve the average reliability of the circuit, with little computing effort. However, this strategy is not the most suitable to improve the lower limit of reliability, which may be well below average. A solution that evaluates the outputs individually, presented results greater than 200 % for improvement of critical reliability, when compared with the strategy based on average reliability.