Análise do comportamento de portas lógicas CMOS com falhas stuck-on em nanotecnologias

Abstract

Os avanços tecnológicos em circuitos integrados tem como foco principal a redução da dimensão dos transistores. No entanto, esta redução traz consequências indesejáveis, como o possível aumento no número de falhas. Neste contexto, este trabalho tem por objetivo analisar o comportamento de um tipo de falha permanente que ocorre em transistores MOS chamada de Stuck-On. Esta falha se caracteriza por manter um transistor sempre conduzindo, e sua principal característica para detecção é que o consumo de potência de um circuito tende a ser muito maior. Em nanotecnologias, a potência total sofre ainda com o aumento do consumo estático das novas tecnologias. Isso torna relevante avaliar o comportamento de portas lógicas em tecnologias nanométricas na presença de falhas Stuck-On. Para isso, foi adotado um conjunto de portas lógicas em tecnologia CMOS, injetando falhas únicas Stuck-On nos circuitos e avaliando os efeitos da falha no consumo de potência. Além disso, este trabalho investiga o impacto de inserir técnicas de tolerância a falhas para que o circuito continue em funcionamento correto mesmo na presença de falhas. Foi adotada a técnica de TMR nas portas lógicas avaliadas, comprovando a tolerância a falhas individuais e demonstrando o impacto nas características de potência, desempenho e área.